상세보기

WIPS Palent Search

상세보기 본 출원연약 동일기술뿐이루어

Full Text Download

· 마이폴더저장

●마이폴더보기

(54) NOISE REDUCTION CIRCUIT FOR SEMICONDUCTOR DEVICE

JP (Japan)

2003-008424 (2003.01.10)

▶ 日本語/한글(JP)

■ (11) 공개번호 (Publication Number):

(19) 국가 (Country):

▶현재진행상태보기

■ (13) 문헌종류 (Kind of Document): A (Unexamined Publication)

(21) 출원번호 (Application Number):

(75) 발명자 (Inventor):

FUJITA NOBUKO

MATSUSHITA ELECTRIC IND CO LTD.

대표출원인명: MATSUSHITA ELECTRIC INDUSTRIAL (A00113)

2001-191789 (2001.06.25)

(73) 출원인 (Assignee) :

■ (57) 요약 (Abstract):

circuit for plasma display and liquid crystal display plurality of bits and capable of a high output current capability, such as a data control outputs are inverted in each semiconductor, using the IO buffer with an output in a momentary transient current (peak current) through power lines of IO buffers when many device that can reduce a high level noise caused by concentrated flowing of a PROBLEM TO BE SOLVED: To provide a noise reduction circuit for a semiconductor

voltage and a GND voltage in the inside of each semiconductor. output IO buffer thereby reducing a noise due to a sudden change in a power supply so as to deviate a peak timing of the transient current momentarily flowing through the to each bit of each semiconductor to individually shift an inversion timing of output data SOLUTION: The noise reduction circuit is configured such that a delay circuit is inserted

COPYRIGHT: (C)2003, JPO


: 퍼크표 :









2004-274584(2003.03.11)



HAPT

2004-180228(2002.11.29)





(51) 국제특허분류 (IPC) :

G09G-003/20 G09G-003/36 G09G-003/20 611 J G09G-003/20 621 A

G02F-001/133 505

H03K-019/0175; G02F-001/133; G09G-003/20; G09G-003/28; G09G-003/36

H03K-019/00 G09G-003/28 101 H

테마코드 :

2H093; 5C006; 5C080; 5J056

亞

2H093: NA31 NA36 NA79 ND40 5C006: AF71 BB11 BC16 BF49 FA32 5C080: AA05 AA10 BB05 CC06 DD12 JJ02 JJ04

5.056: AA04 BB24 BB25 CC00 CC05 CC14 FF01 FF10 GG03 KK01

■ (30) 우선권번호 (Priority Number):

본 특허를 우선권으로 한 특허 :

WIPS 뽀밀리

● WIPS 패밀리 보기

• 패밀리/법적상태 일괄보기

Full Text Download

특허포대신청 🔻

>> 신청하기

대표전화 : 02-726-1105 | 팩스 : 02-362-1289 | 메일 : help@wips.co.kr

Copyright@1998-2005 WIPS Co.,Ltd. All rights reserved.

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開2003-8424

(P2003-8424A)

(43)公開日 平成15年1月10日(2003.1.10)

| (51) Int.Cl. ⁷ | | 識別記号 | FΙ | | Ŧ | -マコード(参考) |
|---------------------------|---------|-------|------------|--------|------------|-----------|
| нозк | 19/0175 | | G 0 2 F | 1/133 | 505 | 2H093 |
| G 0 2 F | 1/133 | 505 | G 0 9 G | 3/20 | 611J | 5 C 0 O 6 |
| G 0 9 G | 3/20 | 6 1 1 | | | 6 2 1 A | 5 C 0 8 0 |
| | | 6 2 1 | | 3/36 | | 5 J O 5 6 |
| | 3/28 | | H03K | 19/00 | 101F | |
| | | | 審查請求 未請求 請 | 求項の数 4 | OL (全 9 頁) | 最終頁に続く |

(21)出願番号 特顧2001-191789(P2001-191789)

(22) 出願日 平成13年6月25日(2001.6.25)

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72)発明者 藤田 暢子

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(74)代理人 100081813

弁理士 早瀬 嶽一


最終頁に続く

(54) 【発明の名称】 半導体装置のノイズ低減回路

(57) 【要約】

【課題】 プラズマ表示や液晶表示のデータ制御回路のような複数ビットの出力をもち、出力電流能力の高い I Oパッファを使用している半導体で出力の多数が反転した場合、出力 I Oパッファで瞬間的な過渡電流(ピーク電流)が電源線に集中的に流れることにより発生する大きなノイズを低減する半導体装置のノイズ低減回路を提供する。

【解決手段】 半導体の出力の各ビット毎に遅延回路を挿入して出力データの反転のタイミングを個々にずらし、出力 I Oバッファで瞬間的に流れる過渡電流のピークタイミングをずらすことにより、半導体内部の電源電圧およびGND電圧の急変によるノイズを低減させるように構成する。



1

【特許請求の範囲】

【請求項1】 半導体装置の複数の信号出力の過渡電流 が同時に流れることにより発生するノイズを低減する半 導体装置のノイズ低減回路であって、

上記複数の信号出力の位相を相互にずらす出力位相シフト手段を備えた、

ことを特徴とする半導体装置のノイズ低減回路。

【請求項2】 請求項1に記載の半導体装置のノイズ低減回路において、

上記出力位相シフト手段は、

各データ入力を受ける組み合わせ回路と、

前記組み合わせ回路の出力をデータ入力とし、所定周波数のクロックをクロック入力とするフリップフロップと、

前記フリップフロップの出力を入力とする遅延回路と、 を有する回路セットを、上記遅延回路による遅延量を異ならせてN個設けてなるものである、

ことを特徴とする半導体装置のノイズ低減回路。

【請求項3】 請求項1に記載の半導体装置のノイズ低減回路において、

上記出力位相シフト手段は、

各データ入力を受ける組み合わせ回路と、

前記組み合わせ回路の出力をデータ入力とし、所定周波 数のクロックをクロック入力とするフリップフロップ と、

前記フリップフロップの出力を入力及び出力とする、遅延量がゼロとなる1個の遅延回路と、

それぞれ異なった遅延値を持ち、前記フリップフロップ の出力をそれぞれの入力とする、遅延量の相互に異なる (M-1) 個の遅延回路と、

前記フリップフロップの入力と出力とを入力とし、前記フリップフロップの入出力の前後でデータがH→L、またはL→Hへ反転しているかどうかを検出する反転検出回路と、

前記M個の遅延回路の出力を入力とし、上記M個の出力 のうち1個を選択するM入力セレクタと、を有する、回 路セットをN個備え、

さらに、前記N個の反転検出回路のそれぞれの出力を入力とし、上記各反転検出回路の検出結果から前記N個の回路セット内のM種の遅延回路の遅延量のうちの最適遅延値を算出して、前記M入力セレクタへセレクタ制御信号として出力する最適遅延値算出回路と、を備えてなるものである、

ことを特徴とする半導体装置のノイズ低減回路。

【請求項4】 請求項1に記載の半導体装置のノイズ低減回路において、

上記出力位相シフト手段は、

クロックの位相を各調整量だけ調整するクロック位相調 整回路と、

各データ入力を受け、共通のクロックをクロック入力と

する第1のフリップフロップと、

前記第1のフリップフロップの出力を入力とする組み合わせ回路と、

前記クロック位相調整回路の出力をクロック入力とし、 前記組み合わせ回路の出力をデータ入力とする第2のフ リップフロップと、を有する、回路セットを、N個設け てなるものである、

ことを特徴とする半導体装置のノイズ低減回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体装置のノイズ低減回路に関し、特に、大型パネルのPDP(プラズマディスプレイパネル)や液晶パネルの表示タイミング信号に従って画像データを出力する、多ビットの出力で高外部負荷がかかる表示データ制御回路のような半導体装置の出力過渡電流が集中的に流れることにより生じるノイズを低減するものに関する。

[0002]

【従来の技術】従来、液晶表示パネルLCDは、高精細化や大画面化により水平方向に約600本~2000本、垂直方向に約500本~1000本もの信号線をもつのに対して、半導体集積回路で構成される液晶駆動回路は80ないし160本程度の出力端子しか持ち得ない。そのため、1つの液晶表示パネルLCDを駆動するためには液晶表示パネルの左右両極からそれぞれ多数個の液晶駆動回路は用いて駆動されており、表示タイミングに従って画像データを出力する液晶表示データ制御回路の出力は多数個の液晶駆動回路にパラレルに入力されている。

[0003]

【発明が解決しようとする課題】液晶表示パネルLCD の表示タイミングに従って画像データを出力する液晶表 示データ制御回路の出力は実装基板上に形成された信号 線を通して液晶表示パネルの左右両極の多数個の液晶駆 動回路に入力される。このため液晶表示データ制御回路 の出力にかかる外部負荷は、実装基板上に形成された信 号線の配線容量と、多数個の液晶駆動回路の入力容量と の総和となる。通常の半導体の1端子の入力負荷容量は 1 OpF~ 1 5pFであり、1 つの液晶表示パネルLCDに 10個の液晶駆動半導体が搭載されていた場合、液晶表 示データ制御回路には1端子あたり100pF~150pF の外部負荷容量がかかる。このように液晶表示データ制 御回路のような高外部負荷がかかる場合には信号のなま りを押さえるため出力電流能力の高い出力IOバッファ を用いる必要があり、出力電流能力が高いため信号が反 転した場合には瞬間的に大きな過渡電流(ピーク電流) が流れる。また液晶表示データ制御回路は複数ビットの 画像表示データを出力しているため、液晶表示データ制 御回路の出力の多数がH→L、またはL→Hに反転した 場合、クロックパルスに同期して多数の信号は同時に反 転する。クロックパルスの周期毎に反転した信号ビット数の分だけ出力IOパッファで瞬間的な過渡電流(ピーク電流)が流れ続ける。このため、液晶表示データ制御回路の半導体内部では瞬間的な過渡電流(ピーク電流)が電源線に集中的に流れることにより大きなノイズが発生してしまうという問題があった。同時にクロックパルスの周期毎にノイズが発生すると、液晶表示データ制御回路のクロック周波数が高周波である場合、高周波のノイズは液晶表示パネルLCD内の表示データ制御回路以外の半導体にも影響を与えてノイズを発生させるという問題があった。

【0004】このように、本発明は、上記のような問題点を解決するためになされたもので、複数ビットの出力をもち、出力電流能力の高い出力IOバッファを使用している半導体においても、出力IOバッファに流れる瞬間的な過渡電流(ピーク電流)のピークタイミングをずらし、ノイズを低減させることを可能とする半導体装置のノイズ低減回路を提供することを目的とする。

[0005]

【課題を解決するための手段】上記のような問題を解決するためには、本発明の請求項1に係る半導体装置のノイズ低減回路は、半導体装置の複数の信号出力の過渡電流が同時に流れることにより発生するノイズを低減する半導体装置のノイズ低減回路であって、上記複数の信号出力の位相を相互にずらす出力位相シフト手段を備えたことを特徴とするものである。

【0006】また、請求項2に記載の半導体装置のノイズ低減回路は、請求項1に記載の半導体装置のノイズ低減回路において、上記出力位相シフト手段は、各データ入力を受ける組み合わせ回路と、前記組み合わせ回路の出力をデータ入力とし、所定周波数のクロックをクロック入力とするフリップフロップと、前記フリップフロップの出力を入力とする遅延回路と、を有する回路セットを、上記遅延回路による遅延量を異ならせてN個設けてなるものである。

 路セットをN個備え、さらに、前記N個の反転検出回路のそれぞれの出力を入力とし、上記各反転検出回路の検出結果から前記N個の回路セット内のM種の遅延回路の遅延量のうちの最適遅延値を算出して、前記M入力セレクタへセレクタ制御信号として出力する最適遅延値算出回路と、を備えてなるものである。

【0008】また、請求項4に配載の半導体装置のノイズ低減回路は、請求項1に記載の半導体装置のノイズ低減回路において、上記出力位相シフト手段は、クロックの位相を各調整量だけ調整するクロック位相調整回路と、各データ入力を受け、共通のクロックをクロック入力とする第1のフリップフロップと、前記第1のフリップフロップの出力を入力とする組み合わせ回路と、前記 組み合わせ回路の出力をデータ入力とする第2のフリップフロップと、を有する、回路セットを、N個設けてなるものである。

[0009]

【発明の実施の形態】(実施の形態 1)以下、本発明の 実施の形態 1による半導体装置のノイズ低減回路につい て、図面を参照しながら説明する。図 1は本実施の形態 1による半導体装置のノイズ低減回路の構成を示すプロ ック図である。

【0010】図1において、100は信号S1を入力と し、信号S2を出力とする組み合わせ回路、101はS 2をデータ入力、周波数fclkのクロックCLK1を クロック入力とし、信号S3をQ出力とするフリップフ ロップ、102はS3を入力とし、信号S4を出力とす る遅延回路、103は信号S4を入力とし、半導体出力 信号Aを出力とする出力IOパッファである。この組み 合わせ回路100と、フリップフロップ101と、遅延 回路102と、出力10パッファ103とを1つの回路 セットXとし、上記回路セットXをN個備える。また、 上記N個の回路セットXにおいては、組み合わせ回路を それぞれ100、110、120、130・・・、組み 合わせ回路100、110、120、130の入力をそ れぞれS01、S11、S21、S31・・・、出力を S02、S12、S22、S32···、フリップフロ ップをそれぞれ101、111、121、131・・ ・、フリップフロップ101、111、121、131 のQ出力をそれぞれSO3、S13、S23、S33・ ・・、遅延回路をそれぞれ102、112、122、1 32・・・、遅延回路102、112、122、132 ・・・の出力をS04、S14、S24、S34・・ ・、出力IOパッファをそれぞれ103、113、12 3、133・・・とし、出力10パッファの出力をそれ ぞれ半導体出力信号A、B、C、D・・・とする。フリ ップフロップ101、111、121・・・のクロック 入力はすべて周波数 f c l kのクロック C L K 1 で、遅 延回路102、112、122・・・はそれぞれ異なっ

た遅延値を設定できるものとする。

【0011】以下に、上記のように構成された半導体装 置のノイズ低減回路の動作について、図2を参照しなが ら説明する。組み合わせ回路100、110、120・ ・・の回路内容はそれぞれ異なるため、その出力SO 2、S12、S22・・・の信号変化の位相はそれぞれ ばらばらであるが、フリップフロップ101、111、 121···のQ出力S03、S13、S23···は クロックCLK 1の立ち上がりエッジに同期して出力さ れるため信号変化の位相は一致している。遅延回路 10 2、112、122・・・はそれぞれ異なった遅延値を 設定でき、例えば遅延回路102は入力S03を1ns 遅延させて出力させ、遅延回路112は入力S13を2 n s 遅延させて出力させるといった具合で遅延回路のそ れぞれに異なった遅延値を設定する。図2中のP1、P 2、P3はそれぞれ遅延回路102、103、104の 遅延値を示す。さらに、出力IOパッファ103、11 3、123・・・のバッファ能力が等しければ、図2に 示すような半導体出力Bのデータ変化点は半導体出力A のデータ変化点に対し1 n s 遅延、半導体出力Cのデー タ変化点は半導体出力Aのデータ変化点に対し2 n s 遅 延といった具合でそれぞれ異なったデータ変化のタイミ ングで出力される。

【 O O 1 2 】このように本実施の形態 1 による半導体装置のノイズ低減回路では、組み合わせ回路、フリップフロップ、及び遅延回路を有するセット回路 X を複数個設けて、遅延回路の遅延値をそれぞれ個別に設定することにより、液晶表示データ制御回路のような複数ビットの出力をもち、出力電流能力の高い出力 I Oバッファを使用している半導体であっても半導体出力がH→L、L→Hに反転した場合に出力 I Oバッファで瞬間的に流れる過渡電流のピークタイミングをずらすことができ、その結果複数ビット出力が同時に反転して過渡電流が重なりあって電源線に集中的に流れるために生ずる出力信号の変化点に起こる半導体内部の電源電圧およびGND電圧の急変によるノイズを低減させることができる。

【0013】(実施の形態2)以下、本発明の実施の形態2による半導体装置のノイズ低減回路について、図3、図4を参照しながら説明する図3は実施の形態2による半導体装置のノイズ低減回路の構成を示すブロック図である。

【0014】図3において、200は信号T1を入力とし、信号T2を出力とする組み合わせ回路、201はT2をデータ入力、周波数fc1kのクロックCLK2をクロック入力とし、信号T3をQ出力とするフリップフロップ、202、203、204・・・は信号T3をそれぞれ入力とし、信号T4、T5、T6・・・を出力とするM-1個の遅延回路、210はフリップフロップの入力信号T2と出力信号T3とを入力とし、T2とT3を比較し、2つの信号が反転しているかどうかを検出し

て検出結果T11を出力する反転検出回路、211はフリップフロップ201の出力T3とM-1個の遅延回路の出力T4、T5、T6・・・とを入力とし、信号T10を出力とするM入力セレクタ、212はT10を入力とし、半導体出力信号A'を出力とする出力IOバッファである。上記の組み合わせ回路200と、フリップフロップ201と、M-1個の遅延回路202、203、204・・・と、反転検出回路210と、M入力セレクタ211と、出力IOバッファ212とを1つの回路セットYとし、この回路セットYをN個備える。

【0015】また、上記N個の回路セットY内において は、組み合わせ回路をそれぞれ200、300、40 0、500・・・、組み合わせ回路200、300、4 00、500の入力をそれぞれT1、U1、V1、W1 ・・・、出力をT2、U2、V2、W2・・・、フリッ プフロップをそれぞれ201、301、401、501 ・・・、フリップフロップ201、301、401、5 O 1・・・のQ出力をそれぞれT3、U3、V3、W3 ・・・、回路セットY内のM-1個の遅延回路を20 2, 203, 204 · · · , 302, 303, 304 · ・・、402、403、404・・・、遅延回路20 2, 203, 204 · · · , 302, 303, 304 · ・・、402、403、404・・・の出力をそれぞれ T4、T5、T6···、U4、U5、U6···、V 4、 V5、 V6・・・、回路セット Y内の反転検出回路 をそれぞれ210、310、410、510・・・、反 転検出回路210、310、410、510・・・の出 カをそれぞれT11、U11、V11、W11・・・、 回路セットY内のM入力セレクタをそれぞれ211、3 11、411、511・・・、M入力セレクタ211、 3 1 1、4 1 1、5 1 1・・・の出力をそれぞれT1 0、U10、V10、W10···、回路セットY内の 出力10パッファを212、312、412、512・ ・・とする。フリップフロップ201、301、401 ・・・のクロック入力にはすべて周波数fclkのクロ ックCLK2が入力されている。また、213は回路セ ットY内の反転検出回路210、310、410・・・ のし本の出力T11、U11、V11・・・を入力と し、L本の信号T12、U12、V12・・・を出力と する最適遅延値算出回路であり、T12、∪12、∨1 2···はM入力セレクタ211、311、411のセ レクト制御信号としてそれぞれ入力されている。

【0016】以下、上記のように構成された半導体装置のノイズ低減回路の動作について、図4を参照しながら説明する。組み合わせ回路200、300、400・・・の回路内容はそれぞれ異なるため、その出力T2、U2、V2・・・の信号変化の位相はそれぞればらばらであるが、フリップフロップ201、301、401・・・のQ出力T3、U3、V3・・・はクロックCLK2の立ち上がりエッジに同期して出力されるため信号変化

の位相は一致している。(M-1)×N個の遅延回路202、203、204・・・302、303、304・・・402、403、404・・・において、遅延回路202、302、402・・・が同じ遅延値、遅延回路203、303、403・・・が同じ遅延値、204、304、404・・・が同じ遅延値を持つとする。反転検出回路210、310、410・・・はフリップフロップ201、301、401・・・の入出力の前後の信号を比較し、2つの信号が反転しているかどうかを検出して検出結果T11、U11、V11を出力する。

【0017】最適遅延値算出回路213は反転検出回路 210、310、410・・・の検出結果T11、U2 1、V21・・・から算出した、M入力セレクタ21 1、311、411···のセレクト制御信号T12、 U 1 2 、V 1 2 · · · を出力している。セレクト制御信 号T12、U12、V12・・・は反転していないビッ トに対しては遅延回路の遅延値が0になるような、即ち M入力セレクタの入力信号T3、U3、V3・・・を選 択するようなコードを出力し、反転しているビットに対 しては出力反転時の過渡電流の重なりを出力ACタイミ ング内で十分広げることができるように最適な遅延値を 算出し、その遅延値にあった遅延素子をもつ遅延回路の 出力を選択するコードを出力する。これにより、M入力 セレクタの出力T10、U10、V10・・・は反転して いるビットのみがそれぞれ異なったデータ変化のタイミ ングを持つことになる。図4中のQ1は最も遅延量の大 きいビットの遅延値を表し、信号反転ビットが2ビット ならば反転しているビットの遅延値はそれぞれ、Q 1/ 2、Q1となり、信号反転ビットが3ビットならば反転 しているビットの遅延値はそれぞれQ1/3、2×Q1/ 3、Q1となる。すなわち、信号反転ビットがNビット であれば反転しているビットの遅延値はそれぞれQ 1/ N. $2 \times Q 1/N$, $3 \times Q 1/N \cdot \cdot \cdot (N-1) \times Q 1/N$ N、Q1となる。

【0018】このように本実施の形態による半導体装置のノイズ低減回路では、組み合わせ回路、フリップフロップ、反転検出回路、遅延回路、とM入力セレクタを有するセット回路YをN個備えて、さらに最適遅延値検出回路を設けることにより、出力のデータが反転したビットのみが最適な遅延値を持った遅延回路を通して出力することになり、出力反転時の過渡電流の重なりを十分広げることができるため、過渡電流が重なり合った大電流が電源線に集中的に流れるために生ずる出力信号の変化点に起こる半導体内部の電源電圧およびGND電圧の急変によるノイズを低減させることができる。

【0019】(実施の形態3)以下、本発明の実施の形態3について、図5と図6を参照しながら説明する。図5は本実施の形態3による半導体装置のノイズ低減回路の構成を示すブロック図である。

【0020】図5において、1000は周波数fclk

のクロックCLK3を入力とし、周波数fclkのクロ ックCLK4を出力とするクロック位相調整回路A、1 001はクロックCLK3を入力とし、周波数fclk のクロックCLKO5を出力とするクロック位相調整回 路B、1002は信号SSO1をデータ入力、クロック CLK4をクロック入力とし、信号SSO2をQ出力と する第1のフリップフロップ、1003は信号SS02 を入力とし、信号SSO3を出力とする組み合わせ回 路、1004は信号SS03をデータ入力、クロックC LK05をクロック入力とし、信号SS04をQ出力と する第2のフリップフロップ、1005は信号SS04 を入力とし、半導体出力A''を出力とする出力 I Oバ ッファである。このクロック位相調整回路B1001 と、第1のフリップフロップ1002と、組み合わせ回 路1003と、第2のフリップフロップ1004と、出 カIOパッファ1005とを1つの回路セットスとし、 この回路セットZをN個備える。

【OO21】また、N個の回路セットZ内においては、 クロック調整回路Bをそれぞれ1001、1011、1 021、1031・・・、クロック調整回路B100 1、1011、1021、1031・・・の出力をそれ Thelkos, clk15, clk25, clk35 ・・・、第1のフリップフロップをそれぞれ1002、 1012、1022、1032・・・とし、第1のフリ ップフロップ1002、1012、1022、1032 ・・・のデータ入力をSSO1、SS11、SS21、 SS31・・・、Q出力をSS02、SS12、SS2 2、SS32・・・、組合せ回路をそれぞれ1003、 1013、1023、1033・・・、組み合わせ回路 1003、1013、1023、1033・・・の出力 をそれぞれSS03、SS13、SS23、SS33・ ・・、第2のフリップフロップをそれぞれ1004、1 014、1024、1034・・・、出力10パッファ をそれぞれ1005、1015、1025、1035・ ・・とし、出力IOパッファの出力をそれぞれ半導体出 カ信号A''、B''、C''、D''・・・とする。 第1のフリップフロップ1002、1012、1022 ・・・のクロック入力はすべてクロック位相調整回路A の出力のクロックCLK4で、第2のフリップフロップ 1004、1014、1024・・・のクロック入力に はクロック位相調整Bの出力クロックCLK05、CL K15、CLK25···がそれぞれ入力される。クロ ック位相調整 B 1001、1011、1021・・・の 位相調整はそれぞれ異なった調整値を設定できるものと

【0022】以下、上記のように構成された半導体装置のノイズ低減回路の動作について、図6を参照しながら説明する。第1のフリップフロップ1002、1012、1022・・・のクロック入力はすべてCLK4であるので第1のフリップフロップのQ出力SSO2、S

S12、SS22・・・はクロックCLK4の立ち上が りエッジに同期して出力され、信号変化の位相は一致し ている。組み合わせ回路1003、1013、1023 ・・・の回路内容はそれぞれ異なるため、その出力SS 03、SS13、SS23・・・の信号変化の位相はそ れぞればらばらになる。第2のフリップフロップ100 4、1014、1024・・・の入力クロックにはクロ ック位相調整回路B1001、1011、1021・・ ・の出力CLK05、CLK15、CLK25・・・が それぞれ入力されており、クロック調整回路B100 1、1011、1021・・・の位相調整はそれぞれ異 なった任意の調整値を設定できるため、第2のフリップ フロップ1004、1014、1024・・・のQ出力 SS04、SS14、SS24・・・は異なった任意の クロック立ち上がりエッジに同期して出力される。例え ばクロック位相調整回路B1001のクロック遅延調整 値を0.1 n s とし、クロック位相調整回路B1011の クロック遅延調整値を0.2 ns、クロック位相調整回路 B1021のクロック遅延調整値を0.3 nsとすると、 第2のフリップフロップ1004、1014、1024 のQ出力SSO4、SS14、SS24・・・もそれぞ れ0.1 nsずつ遅延されて出力される。さらに、出力 I Oバッファ1005、1015、1025・・・のバッ ファ能力が等しければ図6に示すような半導体出力 A''、B''、C''・・・はそれぞれ異なったデー タ変化のタイミングで出力される。

【0023】このように本実施の形態3による半導体装 置のノイズ低減回路では、第一のクロック位相調整回路 Aを備え、さらに第二のクロック位相調整回路Bと、第 ーのフリップフロップと、組み合わせ回路と、第二のフ リップフロップとを有するセット回路ZをN個設けて、 クロック位相調整回路Bのクロック位相調整値を位相を ずらしたい個数だけ設定し、ひとつのクロック位相調整 回路Aで複数のフリップフロップのクロック位相調整回 路日を駆動することにより、少ないゲート規模、小さい チップ面積で、液晶表示データ制御回路のような複数ビ ットの出力をもち、出力電流能力の高いIOパッファを 使用している半導体であっても、半導体出力がH→L、 L→Hに反転した場合に出力IOパッファで瞬間的に流 れる過渡電流のピークタイミングをずらすことができ、 その結果複数ビット出力が同時に反転して過渡電流が重 なり合って電源線に集中的に流れるために生ずる出力信 号の変化点におこる半導体内部の電源電圧およびGND 電圧の急変によるノイズを低減させることができる。 [0024]

【発明の効果】以上のように、請求項1に係る半導体装置のノイズ低減回路によれば、半導体装置の複数の信号出力の過渡電流が同時に流れることにより発生するノイズを低減する半導体装置のノイズ低減回路であって、上記複数の信号出力の位相を相互にずらす出力位相シフト

手段を備えるようにしたので、PDPや液晶パネルの表示データ制御回路のような複数ビットの出力をもち、出力電流能力の高いIOパッファを使用している半導体であっても半導体出力がH→L、L→Hに同時に反転した場合に、信号出力の位相を相互にずらすことにより、複数ビット出力が掃除に反転して過渡電流が重なり合って電源線に集中的に流れるために生ずる出力信号の変化点におこる半導体内部の電源電圧およびGND電圧の急変によるノイズを低減させることができるという効果がある。

【0025】以上のように、請求項2に係る半導体装置 のノイズ低減回路によれば、請求項1に配載の半導体装 置のノイズ低減回路において、上記出力位相シフト手段 は、各データ入力を受ける組み合わせ回路と、前配組み 合わせ回路の出力をデータ入力とし、所定周波数のクロ ックをクロック入力とするフリップフロップと、前記フ リップフロップの出力を入力とする遅延回路と、を有す る回路セットを、上記遅延回路による遅延量を異ならせ てN個設けるようにしたので、液晶表示データ制御回路 のような複数ビットの出力をもち、出力電流能力の高い IOバッファを使用している半導体であっても半導体出 カがH→L、L→Hに反転した場合に出力IOバッファ で瞬間的に流れる過渡電流のピークタイミングをずらす ことにより、複数ビット出力が掃除に反転して過渡電流 が重なり合って電源線に集中的に流れるために生ずる出 力信号の変化点におこる半導体内部の電源電圧およびG ND電圧の急変によるノイズを低減させることができる という効果がある。

【0026】また、請求項3にかかる半導体装置のノイ ズ低減回路によれば、請求項1に記載の半導体装置のノ イズ低減回路において、上記出力位相シフト手段は、各 データ入力を受ける組み合わせ回路と、前記組み合わせ 回路の出力をデータ入力とし、所定周波数のクロックを クロック入力とするフリップフロップと、前記フリップ フロップの出力を入力及び出力とする、遅延量がゼロと なる1個の遅延回路と、それぞれ異なった遅延値を持 ち、前記フリップフロップの出力をそれぞれの入力とす る、遅延量の相互に異なる(M-1)個の遅延回路と、 前記フリップフロップの入力と出力とを入力とし、前記 フリップフロップの入出力の前後でデータがH→L、ま たはL→Hへ反転しているかどうかを検出する反転検出 回路と、前記M個の遅延回路の出力とを入力とし、上記 M個の出力のうち1個を選択するM入力セレクタと、を 有する、回路セットをN個備え、さらに、前記N個の反 転検出回路のそれぞれの出力を入力とし、上記各反転検 出回路の検出結果から前記N個の回路セット内のM種の 遅延回路の遅延量のうちの最適遅延値を算出して、前記 M入力セレクタヘセレクタ制御信号として出力する最適 遅延値算出回路と、を備えるようにしたので、液晶表示 データ制御回路のような複数ビットの出力をもっている

半導体であっても半導体出力がH→L.L→Hに反転した場合に反転したビットのみ出力IOバッファで瞬間的に流れる過渡電流のピークタイミングをずらすことができ、出力反転時の過渡電流が重なりを十分広げることができるため、過渡電流が重なり合った大電流が電源線に集中的に流れるために生ずる出力信号の変化点に起こる半導体内部の電源電圧およびGND電圧の急変によるノイズを低減させることができるという効果がある。

【0027】請求項4にかかる半導体装置のノイズ低減 回路によれば、請求項1に記載の半導体装置のノイズ低 減回路において、上記出力位相シフト手段は、クロック の位相を各調整量だけ調整するクロック位相調整回路 と、各データ入力を受け、共通のクロックをクロック入 カとする第1のフリップフロップと、前配第1のフリッ プフロップの出力を入力とする組み合わせ回路と、前記 クロック位相調整回路の出力をクロック入力とし、前記 組み合わせ回路の出力をデータ入力とする第2のフリッ プフロップと、を有する、回路セットを、N個設けるよ うにしたので、クロック位相調整回路Bのクロック位相 調整値を位相をずらしたい個数だけ設定し、ひとつのク ロック位相調整回路Aで複数のフリップフロップのクロ ック位相調整回路日を駆動することにより、少ないゲー ト規模、小さいチップ面積で、液晶表示データ制御回路 のような複数ビットの出力をもち、出力電流能力の高い IOパッファを使用している半導体であっても、半導体 出力がH→L、L→Hに反転した場合に出力IOパッフ ァで瞬間的に流れる過渡電流のピークタイミングをずら すことができ、その結果複数ビット出力が掃除に反転し て過渡電流が重なり合って電源線に集中的に流れるため に生ずる出力信号の変化点におこる半導体内部の電源電 圧およびGND電圧の急変によるノイズを低減させるこ とができるという効果がある。

【図面の簡単な説明】

【図1】本発明の実施の形態1による半導体装置のノイ

ズ低減回路の構成を示すブロック図である。

【図2】本発明の実施の形態1による半導体装置のノイズ低減回路の各部の信号レベルを示す図である。

【図3】本発明の実施の形態2による半導体装置のノイズ低減回路の構成を示すブロック図である。

【図4】本発明の実施の形態2による半導体装置のノイ ズ低減回路の各部の信号レベルを示す図である。

【図5】本発明の実施の形態3による半導体装置のノイズ低減回路の構成を示すブロック図である。

【図6】本発明の実施の形態3による半導体装置のノイ ズ低減回路の各部の信号レベルを示す図である。

【符号の説明】

100, 110, 120, 130, 200, 300, 4 00, 500, 1003, 1013, 1023, 103 3 組み合わせ回路

101, 111, 121, 131, 201, 301, 4 01, 501 フリップフロップ

102, 112, 122, 132, 202, 203, 204, 302, 303, 304, 402, 403, 404, 502, 503, 504 遅延回路

103, 113, 123, 133, 212, 312, 4 12, 512, 1005, 1015, 1025, 103 5 出力Iのパッファ

210, 310, 410, 510 反転検出回路

211, 311, 411, 511 M入力セレクタ


213 最適遅延値検出回路


1000 クロック位相調整回路A

1001, 1011, 1021, 1031 クロック位 相調整回路B


1002, 1012, 1022, 1032 第1のフリップフロップ


1004, 1014, 1024, 1034 第2のフリップフロップ





【図3】





フロントページの続き

(51) Int. CI. 7

識別記号

F I

G 0 9 G

3/28

テーマコート゛(参考)

CORG 3/36 Fターム(参考) 2H093 NA31 NA36 NA79 ND40

5C006 AF71 BB11 BC16 BF49 FA32 5C080 AA05 AA10 BB05 CC06 DD12

LIGO LIGO

JJ02 JJ04

5J056 AA04 BB24 BB25 CC00 CC05

CC14 FF01 FF10 GG03 KK01

н